1. Kondisi[Back]
Percobaan 1 Kondisi 13 "Buatlah rangkaian seperti gambar percobaan 1 dengan sumber 3.3V dengan output seven segmen
2. Gambar Rangkaian Simulasi[Back]
3. Video Simulasi[Back]
4. Prinsip Kerja Rangkaian[Back]
Pada percobaan ini kita menggunakan 2 buah switch SPDT,4 buah J-K flip flop, juga sebuah IC decoder dan sevensegmen. Rangkaian ini disebut rangkaian counter asyncronous dimana disebut juga ripple through counter atau counter serial karena counter dikeluarkan secara bergiliran hal ini di sebabkan karena arus clock di dapat dari output flip flop sebelumnya dan hanya flip flop pertama yang terhubung langsung ke clock. Dan counter ini jenisnya counter asyncronous up karena perhitungan di outputnya dari 0-9
Dan input kaki R dan S dari setiap J-K flip flop di dapat dari vcc atau dari switch SPDT. Ketika logika dari R dan S itu berlogika 1 dan kondisinya rise time yaitu logikanya bergerak dari 0 ke 1. Kemudian output dari setiap flip flop akan di not kan sebelum masuk ke IC 74LS47 dimana IC ini memiliki 4 input yaitu A,B,C,D dan bersifat decoder (mengubah bilangan biner menjadi bilangan desimal). Dan pada IC ini juga terdapat input RBI ( Ripple Blanking Input) memiliki fungsi untuk menahan data inputan jika dia berlogika 0, karena dia bersifat aktif low.
Prinsip kerja sevensegmen yaituketika input ABCD berlogika 0 maka kan di dapatkan angka 0. Kemudian ketika hanya D yang inputnya 1 maka akan muncul angka 1. Dimana bisa kita lihat pada tabel kebenaran sevensegmen.
5. Link Download[Back]
Download Video percobaan 1 kondisi 13 [disini]
Download Rangkaian [disini]
Tidak ada komentar:
Posting Komentar