Modul 3

 

MODUL III

COUNTER

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Tujuan

2. Alat dan Bahan

3. Dasar Teori

4. Percobaan

Percobaan

a. Tugas Pendahuluan 1
b. Tugas Pendahuluan 2
c. Laporan Akhir 1
d. Laporan Akhir 2
d. Laporan Akhir 3

*Klik teks untuk menuju

1. Tujuan [Kembali]

    > Merangkai dan menguji operasi logika dari counter asyncron dan counter syncronous
    > Merangkai dan mwnguji aplikasi dari sebuah counter 

2. Alat dan Bahan [Kembali]

        > Panel DL 2203D
        > Panel DL 2203C
        > Panel DL 2203S
        > Jumper

3. Dasar Teori [Kembali]

Counter

    Counter adalah sebuah rangkaian sekuensial yang mengeluarkan urutan statestate tertentu, yang merupakan aplikasi dari pulsa-pulsa inputnya. Pulsa input dapat berupa pulsa clock atau pulsa yang dibangkitkan oleh sumber eksternal dan muncul pada interval waktu tertentu. Counter banyak digunakan pada peralatan yang berhubungan dengan teknologi digital, biasanya untuk menghitung jumlah kemunculan sebuah o kejadian/event atau untuk menghitung pembangkit waktu. Counter yang mengeluarkan urutan biner dinamakan Biner Counter. Sebuah n-bit binary counter terdiri dari n buah flip-flop, dapat menghitung dari 0 sampai 2n - 1 . Counter secara umum diklasifikasikan atas counter asyncron dan counter syncronous.
                a. Counter Asyncronous
        Counter Asyncronous disebut juga Ripple Through Counter atau Counter Serial (Serial Counter), karena output masing-masing flip-flop yang digunakan akan bergulingan (berubah kondisi dan “0” ke “1”) dan sebaliknya secara berurutan atau langkah demi langkah, hal ini disebabkan karena hanya flipflop yang paling ujung saja yang dikendalikan oleh sinyal clock, sedangkan sinyal clock untuk flip-flop lainnya diambilkan dan masing-masing flip-flop sebelumnya.

Gambar 3.3 Rangkaian Counter Asyncronous

                b. Counter Syncronous
        Counter syncronous disebut sebagai Counter parallel, output flipflop yang digunakan bergulingan secara serempak. Hal ini disebabkan karena masing-masing flip- flop tersebut dikendalikan secara serempak oleh sinyal clock.

                                                Gambar 3.4 Rangkaian Counter Syncronous